Chisel(Constructing Hardware In a Scala Embedded Language)是UC Berkeley开发的一种开源硬件构造语言。
站长xddcore有话说:在我大二的时候,因为项目需要,接触了Chisel。在体验过后,我被它深深的吸引了。我幻想着它十年后的样子,充满希望。于是创建了这个博客,让更多人的了解Chisel,学习Chisel。

[Vivado 2020.1]ZYNQ7020折腾之路(一)之荔枝糖Hex入门输出“Hello,World!“

内容纲要
Reading Time: 2 minutes

关于荔枝糖Hex

ZController开发板是针对 Xilinx Zynq系列 FPGAXC7Z020,专门为 Zy nqFPGA使用 者和 Zynq FPGA学习者提供一款简单易用,价格便宜,易扩展的开发板。

主要模块

1)FPGA:Zynq XC7Z020-CLG484-1
2)NANDFl ash:2Gb NANDFLASH存储芯片:MT29F2G08ABAEAW
3)LPDDR3:1GB 内存芯片:MT41K256M16TW-107
4)100M 网口: x1 USBHUB&10/ 100网卡芯片:LAN9514JZX
5)USB2. 0:x4 .4ULPI桥片:USB3320
6)TF卡槽: x1

说实话,我看到这个配置,然后售价400出头,我还是比较心动的。
毕竟我的需求就是用来捏软核,或者捏神经网络加速器之类的原型验证,对于像屏幕接口,摄像头接口不是很需要。

另外说说这块板子使用不方便的地方,没有专门引出硬件的复位按钮,复位全靠拔插电了(亦或者从软件上实现),问题也不大,在接受范围内
还有另外一个不太好的地方,就是JTAG下载接口,是s形排列的,据说是为了直接把杜邦线插上,然后不用焊接也会很牢靠...但是对于想焊接排针的同学来说,这个就有点难看了

还有就是对于小白来说资料比较少,不过该有的资料都有了。开发起来也没啥难度。无非就是自己融会贯通下别人家的资料。正好锻炼自学能力。
另者,PL侧无晶振,所以想单独开发PL侧的同学可能就没办法了。不过问题不大,可以用PS侧的IP核走FCLK_CLK0给PL测时钟。我想没人买ZYNQ是为了单独PL开发,多多少少都要用到PS侧的,所以这也不算是个大问题

综上所述,如果你没有对camera/screen接口的需求,亦或者是对IO引出数量的大量需求,推荐上车,性价比极高

输出"Hello,World"

我用的vivado 2020.1,官方有过一些类似的demo,只不过还是ISE...太老了。2020年了,怎么还能不用2020vivado

在这里插入图片描述

根据原理图,引出的是UART1 走MIO 48,49
在这里插入图片描述
在这里插入图片描述

点亮了就行
在这里插入图片描述

然后我们这次是用PS侧的uart1发hello,world。所以我们需要把DDR3也给配置下
板载的内存芯片:MT41K256M16TW-107
但是貌似没有可以直接选择,所以我们需要调查下这个DDR的命名规范
1.首先 MT41K和41J是啥区别?
MT41J系列是旧版的产品,目前很多型号都已经停产,后续替代就是MT41K系列。硬件上的差异是MT41K支持1.35V低电压,同时也兼容1.5V电压,也就是说可以用MT41K直接替换相应型号的MT41J芯片。
2.256M16
这个代表不同的bank组合方式,这个需要选对。比如256M16代表256 Meg*16
3.剩下的就是一些封装形式了
在这里插入图片描述

4.特别注意最后的Timing-cycle time
这东西选个近似的,有一定容错的话,理论上是兼容的。(待测试

综上选择在这里插入图片描述当然选Custom之前的一个(也就是整个选项的倒数第二项),MT41J也是可以的。上面说过,他们的电平兼容

经过一波PS侧IP配置后,我们得到了如下图:
在这里插入图片描述

然后再点击以下这个按钮自动走一下block,就收工了。
在这里插入图片描述
在这里插入图片描述

当我准备好开始愉快的printf hello,world时,坑人的地方来了,vivado 20.1的 launch SDK按钮不见了。。。
在这里插入图片描述

现在xilinx把软件部分vitis(也就是原来的SDK)和硬件部分vivado完全分开了,所以现在只能手动导入.xsa文件了
在这里插入图片描述

进来后先点锤子编译下
在这里插入图片描述
创建新应用项目

在这里插入图片描述

在这里插入图片描述

接下来一路next,到如下界面,为了方便我就不自己代码了,直接用官方DEMO就行。
在这里插入图片描述
然后再用小锤子Build下,就收工了。
在这里插入图片描述
然后运行在板子上,然后随便找个串口终端软件,或者用vitis自带的也行。调好波特率等着就行。
在这里插入图片描述

我的板子还在路上,所以报如下错误,云操作一波QAQ
在这里插入图片描述

软核捏完啦,开始折腾了下。收工
在这里插入图片描述

Share

xddcore

xddcore www.github.com/xddcore

You may also like...

发表回复

您的电子邮箱地址不会被公开。